日本理论片,乳妓H军妓调教HH文,高潮娇喘抽搐A片无码黄,JAPANESE护士高潮SEX

您好!歡迎訪問深圳市楚英豪科技有限公司網站!
全國服務咨詢熱線:

13823237795

當前位置:首頁 > 技術文章 > 6個方向闡述硬件EMC設計規范要領

6個方向闡述硬件EMC設計規范要領

更新時間:2022-08-29      點擊次數:931

電磁干擾的三要素是干擾源、干擾傳輸途徑、干擾接收器。EMC就圍繞這些問題進行研究。最基本的干擾抑制技術是屏蔽、濾波、接地。它們主要用來切斷干擾的傳輸途徑。廣義的電磁兼容控制技術包括抑制干擾源的發射和提高干擾接收器的敏感度,但已延伸到其他學科領域。

本規范重點在單板的EMC設計上,附帶一些必須的EMC知識及法則。在印制電路板設計階段對電磁兼容考慮將減少電路在樣機中發生電磁干擾。問題的種類包括公共阻抗耦合、串擾、高頻載流導線產生的輻射和通過由互連布線和印制線形成的回路拾取噪聲等。

在高速邏輯電路里,這類問題特別脆弱,原因很多:

1、電源與地線的阻抗隨頻率增加而增加,公共阻抗耦合的發生比較頻繁;

2、信號頻率較高,通過寄生電容耦合到步線較有效,串擾發生更容易;

3、信號回路尺寸與時鐘頻率及其諧波的波長相比擬,輻射更加顯著。

4、引起信號線路反射的阻抗不匹配問題。

深圳市楚英豪科技有限公司
地址:深圳市寶安區裕安二路華豐商務大廈B403
郵箱:56fu@163.com
傳真:0755-22649338
添加微信
歡迎您掃一掃添加微信了解更多信息:
歡迎您掃一掃添加微信
了解更多信息